(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-84393

(43) 公開日 平成6年(1994) 3月25日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示簡所

G11C 29/00

301 B 6741-5L

審査請求 有 請求項の数10(全 11 頁)

(21)出願番号

特願平5-102

(22)出願日

(32)優先日

平成5年(1993)1月4日

(31)優先権主張番号 852587

(33)優先権主張国

1992年3月17日 米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72) 発明者 ロパート・ディーン・アダムス

アメリカ合衆国05452、パーモント州エセ ックス・ジャンクション、カントリーサイ

ド・ドライプ 31

(74)代理人 弁理士 頓宮 孝一 (外4名)


最終頁に続く

(54) 【発明の名称】 アレイ組込み自己試験システム

(57) 【要約】

【目的】 本発明の目的は、アレイがその上に形成され たチップをモジュールに実装し終えた後、アレイ中の障 害のある素子の試験及び交換を行う、半導体チップ上の 改良されたアレイ組込み自己試験システムを提供するこ とにある。

【構成】 メモリ・アレイを試験して、その中の障害素 子の位置を突きとめる回路32、26、28、30と、 障害素子のアドレスを記憶するレジスタ34と、単一入 力からのエネーブル信号を半導体チップに印加したと き、レジスタに記憶されたアドレスの2進数字に応答し て溶断される電気ヒューズ38とを含む、半導体チップ 上に形成された冗長システムが提供される。エネーブル 信号は、チップ上の論理回路を通過し、したがってエネ ーブル信号が存在しない限り、ヒューズをプログラミン グしたり溶断したりすることができないようになってい る。ヒューズからの出力に結合されたアドレス復号器4 0は、冗長素子を障害素子の代わりに使用する。



【特許請求の範囲】

【請求項1】その1本に障害のある複数のワード線と冗 長ワード線とを含む、メモリ・アレイと、

上記障害ワード線を識別する手段と、

上記障害ワード線のアドレスを記憶する手段と、

複数のヒューズと、

上記アドレス記憶手段を上記複数のヒューズに結合す る、インターフェース回路手段と、

上記インターフェース回路手段に結合され、上記記憶手 て、上記複数ヒューズのうちの選択されたヒューズを溶 断するための、エネーブル信号手段と、

上記インターフェース回路手段の出力に結合され、上記 障害ワード線を上記冗長ワード線と交換する、切換え手 段とを備える、半導体チップ上に形成された、アレイ組 込み自己試験システム。

【請求項2】上記エネーブル信号手段が、上記半導体チ ップ上に、エネーブル信号が印加される端子を含むこと を特徴とする、

請求項1に記載のアレイ組込み自己試験システム。

【請求項3】上記端子が、上記半導体チップ上に配設さ れたパッドであることを特徴とする、請求項2に記載の アレイ組込み自己試験システム。

【請求項4】その1本に障害のある複数のワード線と冗 長ワード線とを含む、メモリ・アレイと、

上記障害ワード線を識別する手段と、

上記障害ワード線の多重ビット・アドレスを記憶する手 段と、

それぞれ上記電源に選択的に結合されている、複数のヒ ューズと、

上記多重ピット・アドレスの当該のビットを、それぞれ 上記複数ヒューズのうちの対応するヒューズに結合す る、インターフェース回路手段と、

上記インターフェース回路手段に結合され、上記アドレ ス記憶手段に記憶されている上記障害ワード線のアドレ スに応じて、上記複数のヒューズのうちの選択されたヒ ューズを上記電源に接続するための、エネーブル信号手 段と、

上記インターフェース回路手段の出力に結合され、上記 障害ワード線を上記冗長ワード線と交換する、切換え手 40 段とを備える、半導体チップ上に形成され、所与の電圧 の電源を有する、アレイ組込み自己試験システム。

【請求項5】上記エネーブル信号手段が、上記半導体チ ップ上に、エネーブル信号が印加される端子を含むこと を特徴とする、請求項4に記載のアレイ組込み自己試験 システム。

【請求項6】上記の端子が、上記の半導体チップ上に配 設されたピンであることを特徴とする、請求項5に記載 のアレイ組込み自己試験システム。

ド線と冗長ワード線とを含む、メモリ・アレイと、

上記障害ワード線を識別する信号を供給する、データ圧 縮手段と、

上記信号に応答して、上記障害ワード線のアドレスを記 憶する、障害アドレス・レジスタ手段と、

チップのパッドに印加される上記信号に応答する、電気 ヒューズ溶断インターフェース手段と、

上記電気ヒューズ溶断インターフェース手段の出力に結 合された複数のヒューズを含み、上記障害ワード線のア 段に記憶されている上記障害ワード線のアドレスに応じ 10 ドレスに応じて、上記複数のヒューズのうちの選択され たヒューズを溶断する、冗長ヒューズ回路手段と、

> 上記冗長ヒューズ回路手段に結合され、上記冗長ワード 線を上記障害ワード線の代わりに使用する、アドレス復 号器手段とを備える、パッドをその上に配設した半導体 チップ上に形成された、アレイ組込み自己試験システ

> 【請求項8】半導体チップ上に形成されたシステムであ

上記チップ上に配設され、ヒューズ溶断エネーブル信号 20 が印加される電気端子と、

1本の障害ワード線を含む複数のワード線と冗長ワード 線とを含む、メモリ・アレイと、

上記障害ワード線を識別する制御信号を供給する手段

上記制御手段に応答して、上記障害ワード線のアドレス を記憶する手段と、

複数のヒューズと、

上記制御信号及び上記ヒューズ溶断エネーブル信号に応 答して、上記アドレス記憶手段を上記複数のヒューズに *30* 結合し、上記障害ワード線のアドレスに応じて、上記複 数のヒューズのうちの1本または複数本を溶断する、イ ンターフェース回路手段と、

上記インターフェース回路手段の出力に結合され、上記 障害ワード線を上記冗長ワード線と交換する、切換え手 段とを備えるシステム。

【請求項9】各行が離散的xピット・アドレスをもつ、 複数行の第1メモリ・セルを含む基板上に装着されたメ モリ・デバイスにおいて、

少なくとも1行の第2予備メモリ・セルと、

障害があると判定された、複数行の第1メモリ・セルの うちの少なくとも1行のxビット・アドレスを一時的に 記憶する第1手段と、

上記少なくとも1行の第2予備メモリ・セルが、上記複 数行の第1メモリ・セルのうちの上記少なくとも1行の 代わりに使用されるように、上記複数行の第1メモリ・ セルのうちの上記少なくとも1行の上記x ビット・アド レスを一時的に記憶するヒューズ手段と、

エネーブル信号に応答して、上記ヒューズ手段を、上記 第1手段からの上記xビット・アドレスを永続的に記憶 【請求項7】その1本が障害ワード線である複数のワー 50 するようにプログラミングし、上記エネーブル信号がな

い場合には上記ヒューズ手段がプログラミングされない ようにする、第3手段とを備える、障害検出及び回復装

【請求項10】障害のある要素と冗長要素を有するアレ イと、

上記障害要素のアドレス信号を記憶する手段と、

その第1端が電圧電源の第1端子に接続されている、電

半導体チップ上に配設され、エネーブル信号が印加され、 る、端子と、

上記エネーブル信号及びアドレス信号に応答して、上記 電気ヒューズの第2端を選択的に上記電圧電源の第2端 子に結合して、上記障害要素のアドレスを表す信号を上 記冗長要素を表す信号に切り換える手段とを備える、モ ジュール内に実装された半導体チップ上に形成された、 アレイ組込み自己試験システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、モジュール組立て後、 込み自己試験(ABIST)システムに関する。

[0002]

【従来の技術】チップまたは基板上に設けた冗長要素あ るいは冗長線を使用して、チップまたは基板上に形成さ れたメモリ・アレイ中の障害のある要素または線を交換 することは、以前から知られている。冗長技法では、一 般に、レーザ・ピームを用いて、ウェーハ・レベルの基 板上に形成されたヒューズを溶断していた。このように して、冗長要素で障害要素を交換する。その後、ウェハ をダイス切断してチップにし、チップをモジュールに装 30 着する。モジュールの完成後、パーンインを行う。パー ンインに失敗した要素は、廃棄し、あるいはモジュール を分解し費用をかけて修理する。

【0003】メモリ・アレイを埋め込んだ論理回路を含 めて、様々な種類の回路を集積したチップは、埋め込ま れたアレイの適切な試験可能性を望む回路設計者や試験 者に特別な問題を提起する。このようなチップは独立型 メモリを有するチップよりも回路試験者が使用できる入 出力ピンが少ないからである。

【0004】試験費用を節減しメモリの歩留りを向上さ 40 せることによってメモリ作成費用を下げるため、自己試 験式自己修理式のシステムが開示されている。アレイ組 込み自己試験(ABIST)システムと呼ばれることも ある、そうしたシステムの1つが、1990年7月30 日発行の米国特許第4939694号に教示されてい る。この発明では、代用アドレス・テーブル及びエラー 訂正コード (ECC) 技法を使ってメモリ・セル中のエ ラーを訂正している。1987年10月28日公告の欧 州特許第0242854号で開示された別のABIST

陥メモリ・セルを予備メモリ・セルと交換している。1 973年8月28日発行のL. M. アルズービ (Arzub i)の米国特許第3755791号、及びB.F.フィ ッツジェラルド (Fitzgerald) とD. R. ウィッテカー (Whittaker) の論文"Semiconductor Memory Redundanc y at Module Level"、IBMテクニカル・ディスクロー ジャ・ブルテン、Vol. 23、No. 8、pp. 3601~3602は、不揮 発性セルを使って、障害アドレスを半永久的に記憶する ことを開示している。別のABISTシステムが、19 10 90年8月30日公告の"Built-In Self Test for Inte grated Circuits"と題するE.L.ヘドベルグ(Hedber g) 他の米国特許出願第07/576646号に開示さ れている。上記出願では、1次元の障害アドレス・レジ スタを使って、メモリ・アレイの欠陥セルのワード・ア ドレスを記憶している。すなわち、アレイのワード線に 平行な1方向のみに延びる冗長線を設けている。199 1年10月16日出願の"Method and Apparatus for Re al Time Two Dimensional Redundancy Allocation"と題 する、E. L. ヘドベルグ及びG. S. コッホ (Koch) メモリ試験及び障害要素の交換を可能にする、アレイ組 20 の米国特許出願第07/777877号は、半導体チッ プの歩留りを高めるため、最終製造試験中に2次元冗長 線がリアルタイムで直接割り振られる、ABISTシス テムを開示している。1991年4月30日出願の"Low Voltage Programmable Storage Element"と題する米国 特許出願第07/693463号は、プログラマブル・ アンチヒューズ回路における抵抗の減少を感知する、プ ログラマブル冗長構成を開示している。

[0005]

【発明が解決しようとする課題】本発明の目的は、アレ イがその上に形成されたチップをモジュールに実装し終 えた後、アレイ中の障害のある素子の試験及び交換を行 う、半導体チップ上の改良されたアレイ組込み自己試験 システムを提供することにある。

[0006]

【課題を解決するための手段】本発明の教示によれば、 アレイ中の障害素子のアドレスを記憶する手段と、その 第1端が電源電圧の第1端子に結合されている電気ヒュ ーズと、エネーブル信号及び記憶手段に記憶されている アドレスに応答して、ヒューズの第2端を電源電圧の第 2端子に選択的に結合して、障害素子のアドレスを表す 入力信号を冗長線を表す信号に切換える手段とを含む、 改良されたアレイ組込み自己試験システムが、半導体チ ップ上に提供される。

[0007]

【実施例】図面をより詳細に参照すると、図1には、本 発明のアレイ組込み自己試験(ABIST)システム が、主として、たとえばシリコンの半導体チップ10上 に形成されたシステムの主要な機能要素を示すプロック 形式で示されている。チップ10は、複数の水平に配列 システムは、連想式メモリを使って、半導体メモリの欠 50 されたワード線W0、W1、W2、W3、W4、W5、

Wm、複数の垂直に配列されたビット線BO、B1、B 2、B3、Bn、及びワード線W0に隣接して配置され 水平に配列された冗長ワード線Rを含んでいる。希望す るなら、ワード線の数は256に等しくでき、したがっ てmは255に等しい。ピット線の数は128に等しく でき、従ってnは127に等しい。また、複数の冗長線 をチップ10上に設けることもできる。ワード線W0~ Wm及びピット線B0~Bnはそれぞれ、ワード線W0 ~Wmとピット線B0~Bnとの交点に位置する、図1 に点14で表した複数のメモリ・セルを含む。以下で説 10 明するように、これらのセルは、本発明のABISTシ ステムで試験され、許容できないセルすなわち障害のあ るセルが、アレイ中のアドレス位置に関して識別され、 冗長線と交換される。許容できない障害セルは、図1の アレイ12中でXで示してあり、残りのセル14は有用 なすなわち良好なセルである。良好なメモリ・セルと は、その所期のデータ記憶機能を誤りなく実行できるセ ルであり、障害メモリ・セルは、所期の通り機能せず、 データ・エラーをひき起こす。ワード線W0~Wm、ビ ット線 $B0\sim Bn$ 及び冗長線Rは、情報をセル14に書 20 はマスタ障害信号を使って、障害アドレス・レジスタ 3 き込みセル14から読み取るための既知のドライバ回路 及びセンス増幅器回路を含み、アレイ12は、スタティ ック・ランダム・アクセス・メモリ (SRAM) または ダイナミック・ランダム・アクセス・メモリ (DRA M) でよいことを理解されたい。

【0008】図1に示すように、自己試験回路は、マル チプレクサ (MUX) 16を介してアレイ12とインタ ーフェースする。マルチプレクサ16は一般に、試験/ 非試験端子からの信号の制御下で、アドレス入力、制御 入力、データ入力18と試験入力20、22、24の間 で多重化する受信機構を含み、アドレス入力、制御入 カ、データ入力18に供給される信号は一般に、チップ 10外の供給源からまたはチップ上の従来の論理回路2 6 から供給される。試験回路すなわちシステム制御回路 26は、マルチプレクサ16を介して、メモリ・アレイ 12の自己試験のために試験データを生成するデータ・ パターン生成機構28及びアドレス・データを生成する アドレス・カウンタ30を制御するために設けられてい る。既知のように、試験データは、チップ10上に位置 するアレイ12のメモリ・セル14に書き込まれ、次い で、データ圧縮ユニット32に読み出され、そこで、デ ータ・パターン生成機構28からセルに書き込まれた試 験データと比較される。やはり既知のように、比較の結 果は、単一の合格/不合格信号、障害/無障害信号また はマスタ障害信号に簡約される。これらの結果は、障害 アドレス・レジスタ34に印加される。このレジスタ は、1つまたは複数のラッチを含み、好ましくはシフト ・レジスタ (SRL) 型であり、アレイ12のセル14 のワード・アドレスをも受け取る。

読取り/書込みコマンドをアレイ12に供給し、アドレ ス・ステッピングを制御し、アレイ12及びデータ圧縮 回路32へのデータ・パターン生成に影響を与え、障害 アドレス・レジスタ34での結果ロギングを制御する。 読取り動作中、データ・パターン生成機構28からの予 想データが、データ出力評価のためデータ圧縮回路32 に印加される。この動作は、新しい試験シーケンスを形

成するため、アドレス・カウンタ30によって最大アド レス・フラグがシステム制御回路26に発行されるま で、続行される。3つの動作段階が、アレイ12中のど のアドレス・セルも十分に試験するため、ABISTシ ステム中でパイプライン化されている。第1段階中に、 アレイ入力データは、データ信号及びアドレス信号をマ ルチプレクサ16の入力20、22、24に印加するこ とを含む次の段階のためにセットアップされる。次い で、次の段階中に、実際のデータがアレイ12から読み 出され、データ圧縮回路32で比較され、合格/不合格 信号またはマスタ障害信号が障害アドレス・レジスタ3 4に供給される。最終段階中に、合格/不合格信号また 4中の、ワード線W1とピット線B1の交点に示されて

いるアレイ12の障害セルのアドレスなど、アレイ12 の障害セルのワード・アドレスをログインまたは記憶す

【0010】アレイが完全に試験され、障害セルがアレ イ12中に存在することを示すワード・アドレスが障害 アドレス・レジスタ34に記憶された後、障害アドレス ・レジスタ34からの2進アドレス信号及び端子FBか らのヒューズ溶断エネーブル信号に応答して、電気ヒュ ーズ溶断インターフェース回路36が活動化される。端 子FBは、チップ10上のパッドあるいはピンであり、 アレイの全テストの完了後、エネーブル信号がチップ外 の供給源から印加される。電気ヒューズ溶断インターフ ェース回路36の出力に結合され、複数のヒューズを含 む冗長ヒューズ回路が、障害アドレス・レジスタ34に 記憶されている2進アドレス信号に応じて選択的に溶断 される。冗長ヒューズ回路38からの出力が、任意の既 知の形式の適当なアドレス復号器40に結合されて、欠 陥ワード線の入力アドレスを冗長ワード線Rに切り換え る。したがって、チップ10がカプセル封じまたはモジ ュール形式で実装された後でも、チップ10上のただ1 個のパッドまたはピンFBを使って、メモリ・アレイを 試験することができ、冗長ワード線を欠陥ワード線の代 わりに使用することができる。こうして、かなりの数に のぼる、パーンイン後に故障したモジュールが、本発明 の実施により修理でき、完全に使用できるようになるこ とに留意されたい。

【0011】図2は、図面の図1に示した障害アドレス ・レジスタ34及び電気ヒューズ溶断インターフェース 【0009】システム制御回路26は、アドレスごとに 50 回路36をより詳細に示す、本発明の教示による回路図

である。破線の枠内に示す、図2の障害アドレス・レジ スタ34は、クロック入力CL及び真出力Tを有しデー 夕入力Dがアドレス端子R0に接続された第1ラッチ4 2と、クロック入力CL及び真出力Tを有しデータ入力 Dがアドレス端子R1に接続された第2ラッチ44とを 含む。第1AND回路46は、本発明のシステムで使用 されるシフト・レジスタ・ラッチ (SRL) 用にクロッ ク・パルスを供給する、クロック端子CLKに接続され た第1入力と、図1に示した試験/非試験端子に印加さ れる信号に応答して、試験動作中に高電圧が印加され 10 る、負荷結果端子LRに接続された、第2入力とを有す る。ラッチ42及び44のクロック入力CLは、クロッ ク端子CLKに直接接続されている。第2AND回路4 8は、第1AND回路46の出力に接続された第1入力 を有する。第3ラッチ50は、第2AND回路48の出 カに接続されたクロック入力CLと、第2ラッチ44の 真出力Tに接続されたデータ入力と、真出力Tとを有す る。第4ラッチ52は、第2AND回路48の出力に接 続されたクロック入力CLと、第2ラッチ44の真出力 Tに接続されたデータ入力と、真出力Tとを有する。第 20 1EXCLUSIVE-OR回路54は、第3ラッチ5 0の真出力Tに接続された第1入力と、第1ラッチ42 の真出力Tに接続された第2入力とを有し、第2EXC LUSIVE-OR回路56は、第4ラッチ54の真出 カTに接続された第1入力と、第2ラッチ44の真出力 Tに接続された第2入力とを有する。第10R回路58 は、第2EXCLUSIVE-OR回路54の出力に接 続された第1入力と、第1EXCLUSIVE-OR回 路54の出力に接続された第2入力とを有する。

【0012】第2OR回路60は、図1に示したデータ 圧縮回路32の出力に結合されている合格/不合格また はマスタ障害端子FAに接続された第1入力を有する。 第5ラッチ62は、第2OR回路60の出力に接続され たデータ入力Dと、第1AND回路46の出力に接続さ れたクロック入力CLと、第20R回路60の第2入力 に接続された真出力Tと、第2AND回路48の第2入 力に接続された補出力Cとを有する。第3AND回路6 4は、第10尺回路58の出力に接続された第1入力 と、第5ラッチ62の真出力Tに接続された第2入力 と、マスタ障害端子FAに接続された第3入力とを有す 40 る。第3OR回路66は、第3AND回路64の出力に 接続された第1入力を有し、第6ラッチ68は、第30 R回路66の出力に接続されたデータ入力Dと、第1A ND回路46の出力に接続されたクロック入力CLと、 第3OR回路66の第2入力及びオーバーフロー端子D Fに接続された真出力Tとを有する。

【0013】図1に示した電気ヒューズ溶断インターフェース回路36は、図2の破線36の枠内に詳細に示されている。電気ヒューズ溶断インターフェース回路36は、第1入力が第3ラッチ50の真出力Tに接続され、

第2入力が第5ラッチ62の真出力Tに接続されている第1NAND回路70と、第1入力が第4ラッチ52の真出力Tに接続され、第2入力が第5ラッチ62の真出力Tに接続されている第2NAND回路72を含んでいる。第1インバータ74も、第5ラッチ62の真出力Tに接続された入力を有する。第4OR回路76は、図1にも示されている、ヒューズ溶断エネーブル信号端フトBに接続された第1入力と、第1インバータ74の出力に接続された第2入力とを有し、第5OR回路78は、ヒューズ溶断エネーブル信号端子FBに接続された第1入力と、第1NAND回路70の出力に接続された第2入力とを有し、第6OR回路80は、ヒューズ溶断エネーブル信号端子FBに接続された第1入力と、第2NAND回路72の出力に接続された第2入力とを有する。

【0014】電気ヒューズ溶断インターフェース回路36はまた、第4〇R回路76の出力にその入力が接続されている第2インバータ82と、第5〇R回路78の出力にその入力が接続されている第3インバータ84と、第6〇R回路80の出力にその入力が接続されている第4インバータ86も含んでいる。もちろん、既知のように、希望するなら、N〇R回路を形成することにより、〇R回路76、78、80とインバータ82、84、86の組合せを単純化することもできる。後でより詳しく記載するように、インバータ82、84、86のそれぞれのPRGM、PRG0、PRG1出力は、FB信号と一緒に、ヒューズ素子をプログラミングするために使用される。

【0015】前述のように、本発明は、電気的に「溶断 可能な」ヒューズを利用する。実際には、どのような電 気的に溶断可能な素子でも使用可能である。本発明で は、4ポルトの電圧と1mA程度の電流を加えることに より、素子が「溶断する」ものとしている。これは、オ ンチップの電圧がかなり高くなると、誘電破壊、ラッチ アップその他の有害なFET故障機構が誘発されるから である。本発明では、ドープされた非ケイ化ポリシリコ ン線をヒューズ素子として使用することが好ましい。あ る電流密度を加えると、ポリ線は抵抗の離散的減少を示 す。 I E E E カトウ等の論文"A Physical Mechanism of Cureent-Induced Resistance Decrease in Heavily Do ped Polysilicon Resistoros". Transactions on Elect ron Devices、Vol.ED-29、No.8(1982年8月) pp.1156~61 を参照のこと。以前には、この現象を利用して、電気的 に溶断可能なヒューズ素子を作成していた。参照により その教示を本明細書に組み込む、米国特許出願第07/ 693463号明細書を参照のこと。本発明では、上記 特許出願に開示されている、ヒューズの修正版を使用す る。それらの修正については下記でより詳しく述べる。

【0016】本発明で使用する、プログラマブル・ヒューズ素子(FE)を、図3に示す。これは、電圧電源Vdd、出力端子T及びヒューズ溶断電圧源FBに複数のス

イッチング・トランジスタQFa、QFcによって結合され た3つの離散部分F1a、F1b及びF1cを有するポリシリ コン線F1を備える。トランジスタQFa、QFcは制御信 **号PRG1をその当該のゲート電極で受け取り、トラン** ジスタQFb及びQFdはPRG1の反転信号をインバータ Ireを介して受け取る。抵抗FlaないしFlcはそれぞれ 非ケイ化ポリシリコン導体ストリップから構成し、等し い抵抗値をもつことが好ましい。たとえば、プログラマ ブル・ヒューズ回路の全直列抵抗値が2000オームの とき、各抵抗は約670オームの個別抵抗値をもつ。非 10 ケイ化ポリシリコン導体のドーパントは、リン、ホウ素 またはヒ素であることが好ましい。

【0017】抵抗Fla~Flcのプログラミング状態を感 知するとき、トランジスタQFa、QFb及びQFcはオフ で、トランジスタQFdはオンである。この第1状態のと き、抵抗Fla, Flb、FlcはVddと端子Tの間に直列に 接続されていることが理解されよう。QFdをオンにし て、抵抗Fla~Flcを通る電流を、抵抗を「溶断する」 のに必要なしきい値電流未満に制限するのが有利であ る。抵抗Fla~Flcが、直列接続された抵抗を通る電流 20 を著しく制限するのに十分な直列抵抗値を与えるとき は、抵抗QFdを省略して、トランジスタQFcにセンス中 でもプログラミング中でも電流を制限させることができ ることは明かであろう。ヒューズのプログラミング中 に、トランジスタQFa~QFcをオンにする制御信号が印 加されて、抵抗Fla~Flcを並列に結合し、抵抗Fla~ Flcのそれぞれ中でしきい値電流より大きな電流を生成 する。

【0018】上記で論じたカトウ等の参考文献に開示さ れているように、10²⁰/c m³より高いNa、Ndドーパ 30 ント濃度をもつポリシリコンの抵抗は、約0.5マイク 口秒の間少なくとも1. 0×10⁶ A/c m²の電流密度 Jをかけると、ドーパントの再分配によって、約50パ ーセントまでの抵抗の減少を示す。導体に再びJより大 きな電流密度、または0.5マイクロ秒より長い時間を かけない限り、抵抗の変化は非揮発性かつ非破壊的であ る。ある例では、ポリシリコン導体が0.3×10⁻¹c mと0. 35×10⁻¹cmの断面サイズをもつと仮定す ると、1.05mAのしきい値電流 Itaで必要な Jの値 が得られる。F1の直列抵抗が2000オームで、ヒュ ーズ素子の断面が350nm×600nmである別の例 では、しきい値電流 1개は少なくとも 5.0mAとな り、したがって、少なくとも10 Vの印加電圧が必要と なる。この必要電圧は高すぎて、チップ全体には印加で きないことが理解されよう。抵抗Fla~Flcは、トラン ジスタQFa~QFcによって並列に結合されると、必要な 電流密度を著しく低い印加電圧で達成できるようにな る。必要なしきい値電流 I:a を発生するために10Vを 印加する例では、等価な電流密度が、並列抵抗Fla~F

約4Vの印加電圧で達成できる。

【0019】図3のプログラマブル・ヒューズ素子FE は、図4に示す、プログラマブル・ヒューズ回路FCの 一部として使用されている。ヒューズ回路FCは、ノー ドN1及びN2を有するセンス・ラッチ2を形成するよ うに動作可能に結合された複数のトランジスタQL1ない しQL4と、トランジスタQP1及びQP2のうち対応する一 方を介してそれぞれノードN1及びN2に動作可能に結 合された素子FE及びF2を備える。F2は、ヒューズ 溶断前に、F1の3つの部分Fla、Flb、Flcと等価な 等価直列抵抗をもつ単一のポリシリコン素子とすること ができる。図3のトランジスタQFdは、デバイスQS2が F2中に引くのと同じ電流をFla~Flc中に引き、F1 とF2の間の抵抗差をノードT (FEの出力) とノード Nの間の電圧差に変換する。センス・ラッチ2は、通過 トランジスタQP1及びQP2が活性化され、かつFBによ って設定ノードがプルダウンされるとき、ノードTとノ ードNの間の電圧差を有利に増幅する。センス・ラッチ 2の最終状態が、より高い抵抗をもつヒューズ素子を示 すことが好ましい。ノードN1とN2のうちの一方は、 インバータを介して、出力端子Foutに接続される。こ のインパータは、1対のトランジスタQb1及びQb2から 形成され、センス・ラッチ2の出力を緩衝する。図3に 示したプログラマブル記憶素子FEでは、Foutにおけ る信号は、F1の抵抗値がF2の抵抗値よりも高いと き、電圧Vddに等しく、F1とF2の抵抗値が逆になる と、接地電位GNDに等しくなる。

【0020】図4に示した冗長ヒューズ回路FCは、図 5 で破線の枠 3 8 内に示すように、プログラマブル素子 FCM、FC0、FC1として利用される。FBが低下 すると、それぞれのPRG信号がハイになっているヒュ ーズ回路が、図3ないし図5に関して上述したように、 プログラミングされる。

【0021】図1の構成図の記載に関して上述したよう に、アドレス復号器40は既知の形式のものでよい。た だし、本発明をより明確に開示するため、アドレス復号 器40の回路図の一部分を図5で破線の枠40内に示し てある。復号器40は、FC0の出力Fout0にその入 力が接続されているインバータ120と、FC1の出力 Fout 1 にその入力が接続されているインパータ122 とを含む。NOR回路124はFCMの出力FoutMに 接続された第1入力と、FCOの出力Fout 0に接続さ れた第2入力を有する。第1通過ゲート126、第2通 過ゲート128、第3通過ゲート130、第4通過ゲー ト132はそれぞれ、Pチャンネル電界効果トランジス タと並列に接続されたNチャンネル電界効果トランジス タを含んでいる。第1通過ゲート126は、第1端でア ドレス端子W0Cに接続されたNチャンネル・トランジス タ134及びPチャンネル・トランジスタ136を含 1cで、有利なことに、以前に必要とされた10Vでなく 50 み、第2通過ゲート128は、第1端でアドレス端子W

OTに接続されたNチャンネル・トランジスタ138及び Pチャンネル140を含み、第3通過ゲート130は、 第1端でアドレス端子W1Cに接続されたNチャンネル・ トランジスタ142及びPチャンネル・トランジスタ1 44を含み、第4通過ゲート132は、アドレス端子W 1Tに接続されたNチャンネル・トランジスタ146及び Pチャンネル・トランジスタ148を含む。Nチャンネ ル・トランジスタ134の制御電極はインパータ120 の出力に接続され、Pチャンネル・トランジスタ136 の制御電極はFout 0出力に接続され、Nチャンネル・ トランジスタ138の制御電極はインパータ150を介 してNOR回路124の出力に結合され、Pチャンネル ・トランジスタ140の制御電極はNOR回路124の 出力に直接接続され、Nチャンネル・トランジスタ14 2の制御電極及びPチャンネル・トランジスタ148の 制御電極はFout 1 出力に接続され、P チャンネル・ト ランジスタ144の制御電極及びNチャンネル・トラン ジスタ146の制御電極は第10インパータ122の出 力に接続されている。トランジスタ152、154、1 56は共通の出力端子Fと接地の間に並列に接続され、 トランジスタ152の制御電極は通過ゲート126の第 2端に接続され、トランジスタ154の制御電極は通過 ゲート128の第2端に接続され、トランジスタ156 の制御電極は通過ゲート130及び132のそれぞれの 第2端に接続されている。トランジスタ158は、トラ ンジスタ152の制御電極と接地の間に接続され、その 制御電極がFout 0 出力に接続されており、トランジス タ160は、トランジスタ154の制御電極と接地の間 に接続され、その制御電極がNOR回路124の出力に 接続されている。トランジスタ162及び164は電圧 30 電源VHと共通出力端子Fの間に並列に接続され、トラ ンジスタ162の制御電圧がリセット端子RSに接続さ れ、トランジスタ164の制御電極が接地に接続されて いる。トランジスタ152ないし160はそれぞれNチ ャンネル電界効果トランジスタであり、トランジスタ1 62及び164はPチャンネル電界効果トランジスタで

【0022】本発明のABISTシステムの動作におい て、図を見るとわかるように、試験中、アドレス、特に ワード・アドレスが障害アドレス・レジスタ34に印加 40 され、データ圧縮回路32は合格/不合格信号またはマ スタ障害信号を障害アドレス・レジスタ34に印加す る。このことは、図2を参照するとより詳しく分かる。 図2でワード・アドレスが端子RO及びR1に印加さ れ、合格/不合格またはマスタ障害信号が端子FAに印 加される。端子RO及びR1からのワード・アドレス が、それぞれ、実際には第1レジスタを形成するラッチ 42及び44のデータ入力Dに印加され、次いでラッチ 42及び44の真出力Tから、第2レジスタを形成する ラッチ50及び52のデータ入力端子Dに印加される。

12

あるアドレスが、マスター障害信号、たとえば不合格を 表す2進数1及び合格を表す2進数0によって、端子F Aで障害セルを有するものとして識別されない場合に は、そのアドレスは、好ましくはシフト・レジスタ型の ラッチ50及び52を介して、真出力TからEXCLU SIVE-OR回路54及び56の第1入力にクロック される。ラッチ42及び44中にある次のワード・アド レスが、同時に、EXCLUSIVE-OR回路54及 び56の第2入力に印加される。2つのアドレスの2准 数字のどちらかが異なっている場合、2進数1、すなわ ち、たとえば3. 6ポルトの高電圧が、少なくとも1つ のEXCLUSIVE-OR回路の出力に現れることが 分かる。次いで、2進1信号がOR回路58を通過し て、AND回路64に印加される。ただし、マスタ障害 端子FAに、このワード・アドレスのワード線が障害セ ルをもつという指示がない場合には、2進1信号は、や はりマスタ障害端子FAに接続された入力を有する、A ND回路64を通過しない。

【0023】図1に示した、アレイ12のワード線W1 20 中のセルW1, B1など、障害セルのワード・アドレス がラッチ50及び52に印加されているとき、2進数1 すなわち高電圧が、同時に端子FAに現れる。この高電 圧は、OR回路60を通過してラッチ62のデータ入力 に印加される。ラッチは、ラッチ62も含めて、既知の レベル感知式走査設計(LSSD)技法により、真出力 が低で補出力が高となるように最初に設定されるので、 高電圧がラッチ62のデータ入力Dに印加されると、真 出力は高になり、補出力は低になる。ラッチ62の補出 カCが低の場合、クロック端子CLからのクロック・パ ルスは、もはやAND回路48を通過して、障害ワード ・アドレスがあるラッチ50及び51に行けない。した がって、ワード線W1の障害ワード・アドレスが、試験 手順全体を通じてラッチ50及び52に記憶される。

【0024】第1障害セルW1、B1のワード・アドレス と同じでない、第2障害セルのワード・アドレスがラッ チ50及び52のデータ入力Dに印加される場合、EX CLUSIVE-OR回路54及び56のうちの1つま たは複数のものが、高出力を有し、それがOR回路58 を介してAND回路64に印加される。ラッチ62の真 出力における電圧が高であり、マスタ障害端子における 電圧もこのとき高なので、AND回路64の出力に高電 圧が現れて、ラッチ68の真出力Tを高にし、本発明の この実施例では、設けられている冗長線Rが1本だけな ので、アレイ12には修理すべき障害セルをもつワード 線が多過ぎることをオーバーフロー端子DFで指示す る。

【0025】試験手順の完了後に、1本の障害ワード線 W1だけが識別された場合、たとえば0ボルトの低電圧 がヒューズ溶断エネーブル信号端子FBに供給され、そ 50 れが図2にやや詳しく示す電気ヒューズ溶断インターフ

ェース回路36に印加される。ラッチ62の真出力Tに おける高電圧が、電気ヒューズ溶断インターフェース回 路36のNAND回路70及び72のそれぞれの第2入 カに印加され、NAND回路70及び72の第1入力が それぞれ、障害ワード線W1のアドレスが記憶されるラ ッチ50及び52の真出力Tに接続されることに留意さ れたい。したがって、ラッチ、たとえばラッチ52に記 憶されているワード・アドレスの2進数0が、NAND 回路72の出力で高電圧を発生することが分かる。NA ND回路72の出力に高電圧がある場合は、低電圧がP RG1の出力に供給される。同様に、ラッチのうちの1 つ、たとえばラッチ50の真出力に2進数1すなわち高 電圧があると、NAND回路70の出力に低電圧が現 れ、その結果PGR0出力に高電圧が生じることが分か る。

【0026】電気ヒューズ溶断インターフェース回路3 6 ではまた、ラッチ62の真出力Tからの高電圧がイン バータ74の入力に印加されて、〇R回路76の第2入 カに低電圧を生じさせ、かつヒューズ溶断エネーブル信 号端子FBからの低電圧がOR回路76の第一入力に供 20 給され、その結果PGRM出力に高電圧が得られる。

【0027】図3に戻ると、PGR1入力が1、FBが 低の場合、3つの素子F1a、F1b、F1cが、電圧電源V ddまたはVHに直接接続され、その両端間にフル供給電 圧が印加されたとき溶断するように設計され、ヒューズ 素子が溶断すると、出力Tが高電圧に設定されることが 分かる。このため、図4のラッチ2が、ノードN1を高 に設定して(通過デバイスQP1, QP2ならびに設定ノー ドがFBによって活動化される)、Foutを低にする。 したがって、図5で、PRG0及びPRGMが高の場 30 合、Fout 0 及びFout M出力は永続的に 0 ポルトに維持 される。FC1については、PRG1が低の場合、ヒュー ズ素子F1a、F1b、F1cは変化せず、したがってノード N1が低に設定され、Fout1が永続的に高電圧に設定 されるようになる。

【0028】 Fout 1 が高電圧の場合、アドレス復号器 40の通過ゲート130がオンになり、通過ゲート13 2はオフになる。端子W1T及びW1Cには、MUX16中 に配設された受信機構によって発生され、既知の方法で アドレス線を介してアドレス復号器40に供給される、 真アドレス信号及び補アドレス信号が印加される。真ア ドレスが高で、補アドレスが低の場合、トランジスタ1 56はオンにならない。端子UOが低電圧の場合、通過 ゲート126はオフになる。端子UMが低で、端子UO に低電圧がある場合、通過ゲート128がオンになる。 したがって、アドレスとヒューズの間に対応関係がある 場合、すなわちヒューズが溶断せず、対応する真アドレ スが高の場合、あるいはヒューズが溶断し、対応する真 アドレスが低の場合には、トランジスタ152、15

各サイクル前にリセットされた通り、高のままになる。 トランジスタ164は、トランジスタ152、154、 または156のうちの少なくとも1つがオンになるま で、単にブリーダ抵抗として働き、端子Fの放電を防止 する。端子Fが試験後も高のままのときは、アドレス復 号器 4 0 は既知の方式で冗長ワード線 R を欠陥ワード線 W1の代わりに使用する。トランジスタ152、154 または156のどれかがオンになった場合、端子Fは接 地に放電され、アレイ12がこのアドレスに対して冗長

14

10 代用品を必要としないことを示す。本発明の回路におけ るヒューズ・リンクは開きまたは閉じ、したがって1ま たは0の2進数字を有効に記憶することに留意された

【0029】図面には冗長ワード線を1本しか示さなか ったが、本発明の教示にしたがって、障害アドレスを記 憶する追加のレジスタと、障害アドレスをこれらの追加 レジスタに保持するための適当な追加のラッチを設ける ことにより、2本以上の冗長線も使用できることを理解 されたい。さらに、十分な数のレジスタを設け、ラッチ を適当なアレイ選択論理回路と共に保持することによ り、それぞれが1本または複数の冗長線を単一のチップ 上に有する、2つ以上のメモリ・アレイまたはサプアレ イでも本発明の教示を利用することができる。

【0030】図面では、たとえば図2の障害アドレス・ レジスタ34には、ワード線アドレスの2進ビットを受 け取るための端子R0及びR1が2個だけ示してある。 ただし、アレイ中で使用されるワード線の数に応じて、 一連の点で示した追加のアドレス端子を、たとえば合計 8個設け、対応するラッチ及び論理回路をそれに結合す ることができることを理解されたい。現在使用されてい る典型的なメモリ・アレイ256では、256本のワー ド線と128本のビット線が使用され、障害アドレス・ レジスタ34中の8個のアドレス端子に8個の2進数字 が並列に印加される、ワード・アドレスが必要となる。

【発明の効果】したがって、本発明の教示によれば、ア レイ組込み自己試験(ABIST)システムを用いて、 障害アレイ線を識別して記憶し、次いで、メモリ・アレ イを担持する半導体チップ上の1個のパッドまたはピン に電圧を単にトグルするだけで、冗長線を識別された障 害アレイ線の代わりに使用できることが分かる。冗長線 を障害アレイ線の代わりに使用するのに、チップの1個 のパッドまたはピンの電圧変化だけが必要なので、バー ンイン後に、あるいはチップをモジュール形式に実装し た後に現場ででも、アレイ試験及び冗長構成が実施でき る。バーンインでアレイ中の弱いセルまたは障害セルが しばしば見つかるので、電子冗長技法を用いる本発明を 使用すると、メモリ・アレイを埋め込んだ高性能製品の 歩留りを劇的に髙めることができる。製品によっては、 4、156のどれもオンにならず、したがって端子Fは 50 バーンイン不合格の50~60%が本発明の教示を用い

[0031]

ることによって修理できることが判明している。

【図面の簡単な説明】

【図1】本発明のアレイ組込み試験 (ABIST) シス テムの構成図である。

【図2】図1に示したABISTシステム中に示されて いる、障害アドレス・レジスタ及び電気ヒューズ溶断回 路をより詳しく示す回路図である。

【図3】本発明のヒューズ素子(FE)の回路図であ る。

【図4】図3の素子FEを使用した、本発明のヒューズ 10 34 障害アドレス・レジスタ 回路(FC)の回路図である。

【図5】図1のABISTシステム中に示されている、 冗長ヒューズ回路と、アドレス復号器の回路のいくつか を示す回路図である。


【符号の説明】


- 12 メモリ・アレイ
- 14 メモリ・セル
- 16 マルチプレクサ
- 26 システム制御回路
- 28 データ・パターン生成機構
- 30 アドレス・カウンタ
- 32 データ圧縮回路
- 36 電気ヒューズ溶断インターフェース回路

16

- 38 冗長ヒューズ回路
- 40 アドレス復号器

【図1】





フロントページの続き

(72)発明者 ヘンリー・オーガスト・ボンギス三世 アメリカ合衆国05468、バーモント州ミル トン、ジャクソン・レーン 4 (72)発明者 ジェームズ・ウィリアム・ドーソン アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、パート・ドライブ 32

DEST AVAILABLE COPY

(72)発明者 エリック・リー・ヘドベルグ アメリカ合衆国05452、パーモント州エセ ックス・ジャンクション、ラング・ドライ

South the section of the section of

—751—